,,

圖片點擊可在新窗口打開查看

　　3.9 電源

　　EP9312需要4個不同的電源：RVDD(3.3 V)、CVDD(1.8 V)、VDD_PLL(1.8 V)和VDD_ADC(3.3V)。板上其他元件除了3.3 V供電的以外，還有5V供電的，整個系統的輸入電壓為12 V，通過變壓器件變成5 V，再通過LTl76ET-3.3轉換器件把+5 V轉變為3.3 V的系統電壓，通過LT176ET-1.8轉換器件把+3.3V轉變為1.8V的EP9312內核電壓。

　　3.10 GPIO分配

　　EP9312有16個具有中斷能力的增強型通用I/0，由于金融稅務類嵌入式系統的產品通常不需要IDE接口，因此把IDE接口的I/O設計成GPIO，連同其他一些設計，總共增加了49個可選通用I/O。

　　3.11 Bootloader

　　Bootloader是系統加電啟動運行的第一段軟件代碼。整個系統的加載啟動任務就完全由Bootloader來完成。簡單地說，Bootloader就是在操作系統內核或用戶應用程序運行之前運行的一段小程序。通過這段小程序，可以初始化硬件設備、建立內存空間的映射圖，從而將系統的軟硬件環境帶到一個合適的狀態，以便為最終調用操作系統內核或用戶應用程序準備好正確的環境。EP9312提供了20種Boot-loader的方式，分別經過EECLK、EEDAT、LBOOTI、LBOOTO、ASDO、CSn[7：6]的跳線組合來選擇。

　　本系統在調試和生產時，采用16-bit serial boot的啟動方式。對應的EECLK、EEDAT、LBOOTI、LBOOTO、ASDO、CSn[7：6]選擇方式分別為：l、1、0、X、0、1。此時，CPU通過片內已經固化的4 KB程序進行啟動，初始化CPU和串口，并通過串口把用戶程序下載到Flash中。當系統正常工作時，則直接通過Flash啟動。直接在Flash中讀取程序代碼運行。

　　本設計利用前者把操作系統和應用程序寫入Flash中，用后者進行嵌入式系統的正常工作開啟。

　　4 結束語

　　本文介紹了一種基于EP9312的銀稅類嵌入式系統的硬件設計方案。經過測試，系統各部分都能正常工作，實現了預定的功能。

　　與以前的嵌入式系統平臺相比，本系統集成度高、主板面積小、外圍接口多，成本低，運行速度快，是一款性價比很高的產品，能為嵌入式產品的開發提供一個良好的平臺。主要面向計算機終端、存折打印機、補登機、POS機等嵌入式產品

內容摘要：闡述了采用EP9312來構造銀行稅務類嵌入式系統的理由，將EP9312與其它嵌入式處理器進行了比較。