- 曙海教育集團論壇 (http://www.rfoamep.cn/bbs/index.asp)
-- FPGA高級 (http://www.rfoamep.cn/bbs/list.asp?boardid=26)
---- ASIC 與FPGA比較談 (http://www.rfoamep.cn/bbs/dispbbs.asp?boardid=26&id=1529)
-- 發布時間：2010-11-20 8:53:20
-- ASIC 與FPGA比較談
專用集成電路(ASIC)采用硬接線的固定模式，而現場可編程門陣列 (FPGA)則采用可配置芯片的方法，二者差別迥異。可編程器件是目前的新生力量，混合技術也將在未來發揮作用。
與其他技術一樣，有關ASIC技術過時的報道是不成熟的。新的ASIC產品的數目可能有大幅度下降，但其銷售額仍然相當高，尤其是在亞太區。此外，采用混合式方法，如結構化ASIC，也為該技術注入了新的活力。同時，FPGA(和其他可編程邏輯器件)也在發揮作用，贏得了重要的大眾市場，并從低端應用不斷向上發展。
每種技術都有它的支持者。一般來說，ASIC用于大型項目，而對于需要快速投放市場且支持遠程升級的小型項目，FPGA則更為適合。ASIC和FPGA供應商對這兩種技術孰優孰劣不能達成共識，對適合的應用領域也持不同看法。上述技術及其衍生技術將可能在今后一段時間內長期存在。
Altera Corp的高密度FPGA高級總監David Greenfield指出，FPGA技術的主要優勢仍是產品投放市場的時間較短。他說：“在目前新增的設計方案中，對FPGA的選擇傾向超過ASIC。ASIC技術有其價值所在，它的性能、密度和單位容量都相當出色，不過隨著FPGA的發展和ASIC的開發成本不斷上升，將會導致ASIC的市場份額不斷縮小。”在上述趨勢之后發揮作用的，正是FPGA在性能、密度和制造成本上的發展。
Greenfield指出，高性能曾經是ASIC超出FPGA的優勢，當時FPGA在性能和功能上都較遜色。隨著芯片的制造工藝從180nm發展到130nm甚至90nm，上述情況發生了很大變化，現在FPGA的性能已經能夠滿足大多數應用的需要（要求最高的應用除外），而密度水平則達到邏輯設計的80%。他解釋說：“某些系統設計師也認識到，ASIC的市場領域在于極高性能/密度的產品，這種市場領域風險非常大。NRE（非重復性工程設計）和開發成本對這種設備而言是最高的。”
Altera指出，較早期的FPGA僅用于原型開發或低容量/低密度應用，現在該技術已經在消費電子產品中得到大規模使用，也在高密度應用中得到一定應用。Greenfield指出，最高密度的FPGA (90 nm)其單價仍明顯高于ASIC。他說：“但是，即便就最高密度的應用而言，當綜合考慮到開發和NRE成本等因素后，結果仍傾向于FPGA技術。”
德州儀器(TI)的ASIC工作以單元方式為主，為數量有限的大型客戶服務。這些ASIC器件的平均門數量通常為工業標準ASIC的五倍，主要應用在高度復雜、高容量的應用中。這些應用都要求對商用的網絡和電信技術有高度的差異化。
TI的ASIC通訊基礎設施業務部門硅技術設計師John DiFilippo指出：“以單元方式進行ASIC開發，初始投資較高。但在高產情況下，ROI會大幅改善，因為其芯片較小，單位成本降低。在成品單價不太重要的情況下，或者是在產品上市時間較短，或初始投資較少的情況下，FPGA則是更好的選擇。”
DiFilippo認為TI的客戶要求良好的性價比，而對FPGA和結構式ASIC而言這種要求都是難以實現的。FPGA和結構式ASIC更適于廣闊的中間市場。他說：“FPGA和結構式ASIC適于低容量、壽命較短的應用，客戶愿意在產品功能和性能方面有所犧牲，但要求仍能實現系統目標。”
不過，TI對兩種競爭的技術都認同。TI為單元型ASIC設備推出新的特性，使其能夠提供類似門陣列的靈活性，更短的循環實現，設備要求重新設計時還能實現更低的成本。TI還開發了“平臺式”ASIC產品，在多條客戶產品線上都能加以利用，并指出其能夠降低單位系統的開發成本。
TI認為，單元型ASIC方法最適于以下情況：
■ 門和存儲位的數量超過1千萬；
■ 千兆位連接數量較多；
■ 在最低功耗下，主時鐘頻率高于300 MHz；
■ 對成本很敏感的應用。
可行的替代方法
Xilinx公司指出，關于FPGA能否成為ASIC的可行替代方法以及相關標準器件的辯論持續了近十年。Xilinx高級產品部門副總裁Erich Goetting指出，盡管FPGA隨時間發展取得了顯著的進步，但直到不久前，設計人員為實現高性能還必須采用大型昂貴的器件，在特定應用方面還需要DSP、RISC處理或高速串行連接。
現在，Xilinx提供新式的“領域優化平臺FPGA” (Virtex-4)，可依據ASMBL（模塊）架構，針對應用的功能要求和成本目標對芯片設計加以增減。Goetting指出：“ASMBL是硅技術子系統的模塊化框架，為針對不同應用領域快速而廉價地部署平臺提供了新式的FPGA開發方法。”舉例來說，某種設計可能需要高速DSP功能，但不一定需要高級邏輯。有了ASMBL架構，Virtex-4可讓用戶根據具體設計選擇邏輯、DSP、存儲器和其他功能（以列編組）的適當搭配。有人指出，列式架構可實現最多17種器件選擇，而且在“給定價位”上能夠提供更多功能。
Xilinx指出，由于NRE成本幾乎不存在（通常由FPGA廠商分擔），FPGA總體上擁有價格優勢。Goetting指出：“ASIC的開發成本迅速大幅上升，而隨著FPGA平臺的功能不斷增加，這使競爭優勢的天平向FPGA傾斜。除了在模擬/混合信號領域應用廣泛外，ASIC相對于FPGA再難以提供其他顯著的功能優勢。”FPGA在其他方面也可以節約成本，可通過軟件下載來修正錯誤，并方便在添加新的功能時調試系統性能。
圖1：圖中所示的是半導體協會公布的FPGA（可編程邏輯裝置的一種）與A S I C 的全球市場的增長率。
GE Fanuc Automation認為，FPGA的“真正優勢”有兩方面：一是能用可靠的標準部件迅速進行開發，而且可以方便地修改，以添加新的特性；二是能在開發期間或在產品生命期內修正錯誤。GE Fanuc高級工程師Richard Reed指出，與ASIC不同的是，FPGA作為內置標準還帶有更多功能，如可測試性或JTAG接口，這可節約設計時間和成本。
FPGA加速了產品的推出。Reed指出：“大量采用標準部件，使得FPGA的價格相對于ASIC而言更具競爭性。對于生命周期較長和產量較大的應用，有時將設計轉化為ASIC專用芯片則更為合適。”
在ASIC的優勢方面，Reed指出，ASIC加電后可立即運行，就單位邏輯大小而言封裝選擇更多，還可包括某些模擬邏輯。與此相對比，FPGA加載配置進入存儲器需要時間，因此不能立即工作。此外，FPGA的封裝也較復雜。
成本/風險因素
Nallatech公司是FPGA計算系統和軟硬件開發商，該公司承認ASIC就其設計所針對的特定功能類型和專門應用而言實現了“高性能水平”。但是，Nallatech系統應用工程師Craig Sanderson指出，如果采用ASIC來實現高性能處理功能（如工業模擬、建模或成像）的話，那就會造成“商業影響”。
圖2：FPGA 成功的應用于工業產品，例如，NI 的CompactRIO
可重新配置的采集和控制系統中嵌入的FPGA 芯片起了重要作用。
GE FANUC 的P A CSystems RX3i 控制器也應用了FPGA 技術。
上述“高性能”應用通常屬于中小型規模。Sanderson雖然沒有給出用ASIC實現應用的成本效率的臨界點，但他指出，從成本/風險角度看，ASIC對相對小規模的應用而言是不可行的。”他補充說，不管規模如何，“FPGA廠商一般說來都將宣傳采用FPGA，而不是ASIC。”
Nallatech同樣認為，FPGA避免了較高的NRE成本，也具有其他優勢。FPGA的可重復編程性可實現更靈活的開發路徑，降低風險和成本。與此相反，ASIC開發必須做到“首次肯定正確”。而FPGA的現場可重復編程性使開發人員能夠用軟件升級包通過在片上運行程序來修改芯片，而不是替換芯片。FPGA甚至可通過因特網進行遠程升級。廢棄控制(Obsolescence control)是指現有的FPGA應用設計作為新一代器件再編譯的可用資源。
就許多應用而言，FPGA供應商都表示性能已與ASIC相當。Sanderson指出：“就高性能應用而言，FPGA提供了充足的資源，可實現與ASIC技術相當的功能，同時比標準處理器的性能高出很多。”
由于FPGA的可重復編程，因此應用程序可在實際硬件中進行調試和檢測。Sanderson補充說：“就ASIC而言，所有檢測都必須在進入物理實現ASIC硬件階段之前仿真進行，如果到硬件階段再發現問題就太晚了。”
Gricha Raether是National Instruments (NI)的工業控制和分布式I/O產品經理，他指出ASIC和FPGA早期用于大規模應用，如機器制造和OEM型集成等，這有助于分攤傳統上較高的開發成本。之所以成本較高，他認為是上述器件的開發周期較長且設計人員需要掌握大量的有關開發工具的專業知識，特別是ASIC的設計工作和制造步驟更是需時不菲。
FPGA產品設計完善，可以直接編程。他指出，就此而言，FPGA將逐漸替代實際的集成電路。由于FPGA具備可定制的靈活性，因此供應商可能收取更多費用。設計IC封裝和印制電路板會帶來更多成本，這對兩種技術都一樣，但ASIC尤其如此。
工業生命周期
Raether認為，FPGA對生命周期更長的工業產品也有利。這主要是由于該技術能根據新的版本進行方便的再編程，并可進行現場再編程。他說：“采用FPGA技術的設計人員應考慮到可能需要的擴展和修改，在選擇FPGA門的數量大小時應預作準備。”這就要求在實現功能所需要的門陣列的數量和芯片編程實現的性能之間取得微妙的平衡，此外還要考慮到所需的“存儲空間”。
Altera也認為，FPGA對生命周期更長的工業產品也“非常有利”，盡管這種產品隨著時間的推移銷售量會下降。Greenfield指出：“FPGA工藝不需要最低預訂數量，壽命更長，這是令其獨樹一幟的重要原因。許多采用ASIC產品設計五年之久的工業客戶現在都用FPGA來代替ASIC。”原因有很多，如ASIC要求最低預訂數量，很不靈活； ASIC工藝技術已經過時，或者需要向無鉛型芯片封裝轉換等。
工藝技術逐漸過時是芯片制造商必須面臨的問題。Greenfield指出：“這一問題對ASIC公司而言尤其嚴重，因為他們的客戶群非常有限，而且很可能在困境中難以抽身。”
軟件工具的作用
開發FPGA解決方案相當復雜，要求有適當的軟件工具。Nallatech的Sanderson指出，FPGA設計工具正在不斷改進，特別是那些應用高級語言或接口進行應用開發的工具更是如此，如Mathworks提供的MatLab/Simulink。
他表示，高級語言對FPGA公司尤其重要，因為這種語言能將必需的應用功能打包進一個或多個FPGA器件。Sanderson指出，此前，這種功能必需在一個或多個DSP或微處理器上實現，而且還要加上一些固定功能的ASIC來實現連接。
近似而又不相同的硅技術方法
ASIC 和FPGA 都是集成電路(IC)，但又互有區別。專用集成電路(ASIC)如其名稱所示，是專門滿足某種電子產品或系列產品的特定應用需求的硬接線硅芯片，用于各種消費電子產品和工業產品中。
現場可編程門陣列(FPGA)是新興的IC 技術，包括成千上萬個邏輯單元，通過可編程開關連接起來，通過單元的邏輯互聯來滿足不同的設計要求。除了邏輯塊之外，FPGA 的其他可編程元件為I/O 塊（作為內部單線路和芯片外部引腳的接口）以及互聯接口（將其他元件的I/O 信號路由至適當的網絡）。可重復編程的功能是此類器件的最大優勢。
結構式ASIC構成上述方法的中間地帶，它用金屬基層對眾多應用共有的設計元素（邏輯單元、存儲器、I/O等）進行預制造。針對特定應用的數據可在最終幾個金屬層中添加，這就大大減少了掩模層的數量，并將低了開發的預研成本。
設計人員面臨的設計復雜性之一就是要在單一FPGA中實現多個功能塊之間進行通訊。Nallatech公司的DimeTalk工具(目前僅適用于Nallatech硬件)據說可解決FPGA通訊系統開發的問題。
每種芯片技術都要求設計工具。Xilinx指出，由于FPGA設計流程的特點，FPGA用戶不用考慮制造產量和亞微米問題，此外，FPGA還具有方便易用、低成本以及產品上市時間短等優點。Goetting補充說：“作為標準產品，FPGA推出時已經過全面測試，可以正常發揮作用，因為FPGA供應商已經解決了物理設計、驗證和特性描述等問題。”Xilinx為邏輯、DSP和嵌入式處理器件提供集成設計和調試工具，此外還為第三方工具提供接口。
根據供應商的不同，對FPGA進行編程的軟件在內容和增值特性（如編譯和編輯工具）方面互有差異。NI的Raether強調指出，熟練使用上述工具要求多年的經驗和培訓。他說：“某些更高級工具正逐漸進入市場，不過需要很好地了解FPGA的內部機制才能使用好這些工具。”VHDL (極[高速]硬件描述語言)是最常用的開發語言。Raether表示，NI的LabView軟件可將器件的內部運行機制完全抽象出來，它是目前唯一實現此功能的軟件。該軟件可通過圖形化開發環境對可編程自動化控制器中的FPGA進行編程。
挑戰混合解決方案
FPGA也面臨著挑戰。Xilinx指出，高密度芯片的靜態功耗和尺寸限制就是FPGA的問題，因為可編程的芯片需要更多晶體管來執行邏輯功能。盡管FPGA工藝已經向新式的更小型工藝技術發展，但工藝級、電路級和架構級創新似乎日益受到功耗問題的約束。Goetting指出，舉例來說，Xilinx通過采用三氧化物技術和集成式平臺功能，將其90nm的Virtex-4系列產品的功耗相對于130nm的處理器降低了一半。
National Instruments的Raether指出，FPGA開發還面臨著一些問題，如開發時間，行業規范的兼容性，以及在電路板和封裝設計方面分配適當的開發資源。類似NI CompactRIO （見照片）的器件中集成了一塊FPGA來幫助實現產品開發。
GE Fanuc的Reed對專用標準產品(ASSP)組件很感興趣，這些組件衍生自不同的傳統ASIC設計。GE Fanuc以可用的IP (知識產權)核用于FPGA，以提高其工作效率；廠商用相同的技術推出標準組件的諸多修改版，以適應眾多較小的市場領域。Reed總結說：“我們可以推出嵌入式處理器，更好地搭配組合所需的功能，而且不必為我們不需要的功能付費，這是因為IP核可以重復使用，我們可將這些IP核快速搭配，制成標準組件。”